下列关于Verilog HDL语言的描述中,不正确的选项是( )。 A: Verilog HDL可实现并行计算,C语言知识串行计算; B: Verilog HDL语言可以描述电路结构,C语言仅仅描述算法; C: Verilog HDL语言源于C语言,包括它的逻辑和延迟; D: Verilog HDL可以编写测试向量进行仿真和测试。 逻辑和 可实现 并行计算 发布时间:2024-05-15 23:56:49