下列关于Verilog HDL语言的描述中,不正确的是 () 选项: A:与C语言类似,Venlog HDL中的变量需要先声明后使用 B:调整设计代码中不同的alwavs块的顺序会得到不同的硬件结构 C:Verilog HDL既可以用于描述硬件结构,又可以用于描述仿真测话 D:设计代码中,不同的assign块之间的语义是并发执行的 之间 既可以 发布时间:2024-06-22 23:26:57