C是硬件运行语言;Verilog是硬件描述语言,Verilog HDL与C语言主要差异有______。 选项:A:Verilog中不能使用C语言中很多抽象的表示方法,如迭代法、指针等等B:C语言按顺序一行一行执行;而Verilog并行执行C:C语言的输入/输出函数丰富,而Verilog能用的输入/输出函数很少D:C语言无时间延迟的指定(delay/sleep/wait),而Verilog可指定时间延迟(软件-仿真+实际-节拍) 语言 不能 时间延迟 发布时间:2024-05-15 23:56:49