Verilog语言与C语言的区别,不正确的描述是( )A:Verilog语言可实现并行计算,C语言只是串行计算;B:Verilog语言可以描述电路结构,C语言仅仅描述算法;C:Verilog语言源于C语言,包括它的逻辑和延迟;D:Verilog语言可以编写测试向量进行仿真和测试。 逻辑和 可实现 并行计算 发布时间:2024-05-15 23:56:49