Verilog 语言与C语言的区别,描述不正确的是:
A:Verilog 语言可实现并行计算,C语言只是串行计算
B:Verilog 语言可以描述电路结构,C语言仅仅描述算法;
C:Verilog 语言源于C语言,包括它的逻辑和延迟;
D:Verilog 语言可以编写测试向量进行仿真和测试。
发布时间:2024-05-15 23:56:49