Verilog HDL中在always语句块中被赋值的信号,应该声明为______。选项: A:wire; B:reg; C:input; D:output 赋值 语句 发布时间:2024-05-17 00:03:05