请在 下方输入 要搜索的题目：
推荐参考答案 (
由 搜题小帮手 官方老师解答 )
答案：
以下文字与答案无关
提示：有些试题内容 显示不完整,文字错误 或者 答案显示错误等问题，这是由于我们在扫描录入过程中 机器识别错误导致,人工逐条矫正总有遗漏，所以恳请 广大网友理解。
相关试题
- 1.某机字长16 位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。 已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接
- 2.在用8K×4位的SRAM芯片组成64K×8位的SRAM存储器系统时，最少需要 条地址线产生各块芯片的片选信号。选项： A:1; B:2; C:3; D:4
- 3.五、设计题(15分)设有若干片256K×8位的SRAM芯片,问:(1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片?(2) 该存储器需要多少字节地址位? (3) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。(4) 写出译码器逻辑表达式。
- 4.某8088系统用2764 ROM芯片和6264 SRAM芯片构成16KB的内存。其中，ROM的地址范围为FE000H~FFFFFH，RAM的地址范围为F0000H~F1FFFH。试利用74LS138译码，画出存储器与CPU的连接图，并标出总线信号名称。
- 5.【简答题】5.3 某机字长 16 位,CPU 地址总线 18 位,数据总线 16 位,存储器按字编址,CPU 的控制信号线: MREQ# (存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问: (4)已知该机已有 8K×16 位的 ROM 存储器,地址处于主存的最高端;现在再用若干个 16K×8 位SRAM 芯片形成 128K×16 位的 RAM 存储区域,起始地址为00000H,假设 SRAM 芯片有 CS#(片选,低电平有效)和 WE#(写使能,低电平有效)信号控制端;试写出 RAM、ROM 的地址范围,并画出SRAM、ROM 与CPU 的连接图,请标明SRAM 芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接
- 6.设有32片256K×1位的SRAM芯片。问： 如果采用32位的字编址方式，该存储器需要多少地址线？（只填数字）
- 7.设有32片256K×1位的SRAM芯片。问： 如果采用32位的字编址方式，该存储器需要多少地址线？（只填数字）
- 8.设有32片256Kx1位的SRAM芯片,如果采用32位的字编址方式,该存储器需要()地址线?
- 9.设有若干片256K×8位的SRAM芯片,问: (1) 如何构成2048K×32位的存储器(2分) (2) 需要多少片RAM芯片(2分) (3) 该存储器需要多少字节地址位(2分) (4) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。(4分)
- 10.一台8 位微机系统（CPU 为8088）需扩展内存16K，其中ROM 为8K，RAM 为8K。ROM 选用EPROM2716，RAM 选用2114，地址空间从0000H 开始，要求ROM 在低地址，RAM 在高地址，连续存放。试画出存储器组构图，并写出各芯片的地址分配范围。
- 11.片间寻址采用线性选则法，使用CPU低位地址线连接存储芯片地址线实现片内寻址，一定可以保证地址连续。选项： A:对 B:错
- 12.某SRAM芯片容量为8K×8位，现需要构建64K×16位的存储器系统，并采用模块板的结构形式，请问： 1）SRAM芯片共有（① ）条地址线、（② ）数据线。 2）假设模块大小为16K×16位，每个模块需要（③ ）个芯片。 3）存储器共需（④ ）个模块，（⑤ ）个芯片。 4）共需要（⑥ ）条地址线。 注意：用阿拉伯数字作答，每个空格为一空 答案： 13 ■ 8 ■ 4 ■ 4 ■ 16 ■ 16
- 13.某系统用64K*8b的SRAM芯片扩展成128K*16b的数据存储器， 假设系统地址线有20根，数据线有16根，CPU引出的信号的控制信号有/WE，/RD。试问： （1） 需多少片64K*8b的SRAM芯片？（2）画出存储器扩展的逻辑图
- 14.(本题共16分)某机字长8位,CPU地址总线16位,数据总线8位,存储器按字节编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:(1)若该机主存采用16K×1位的DRAM芯片(内部为128×128阵列)构成最大主存空间,则共需多少个芯片?若采用异步刷新方式,单元刷新周期为2ms,则刷新信号的周期为多少时间?刷新用的行地址为几位?(6分)(2)若为该机配备2K×8位的Cache,每块8字节,采用2路组相联映像,试写出对主存地址各个字段的划分(标出各个字段的位数);若主存地址为3280H,则该地址可映像到Cache的哪一组?(4分)(3)若用4个8K×4位的SRAM芯片和2个4K×8位的SRAM芯片形成24K×8位的连续RAM存储区域,起始地址为0000H,假设SRAM芯片有CS#(片选,低电平有效)和WE#(写使能,低电平有效)信号控制端。试画出SRAM与CPU的连接图,在图上标清楚地址译码连接,数据线、地址线、控制线连接。(6分)
- 15.20.若某系统有16条地址线，字长为8位，现用 SRAM2114(1K*4)存储芯片组成存储系统，试问采用线选译码时最多可以扩展（ ）片2114存储芯片。? 32241220
- 16.某SRAM芯片的存储容量为4M×16位，则该芯片地址线有根
- 17.【简答题】设CPU共有16根地址线，8根数据线，并用作为访存控制信号（低电平有效），用作为读／写控制信号（高电平为读，低电平为写）。现有芯片及各种门电路（门电路自定），如图所示。画出CPU与存储芯片的连接图，要求：（1）存储芯片地址空间分配：0～8191为系统程序区；8192～32767为用户程序区；最大4K地址空间为系统程序工作区。（2）指出选用的存储芯片类型及数量。（3）详细画出片选逻辑。
- 18.设有32片256 Kx1位的SRAM芯片，如果采用32位的字编址方式，该存储器需要( )地址线?选项： A:17 B:18 C:19 D:20
- 19.设有32片256 Kx1位的SRAM芯片，如果采用32位的字编址方式，该存储器需要( )地址线? 选项： A、18 B、19 C、20 D、17
- 20.用16k ×8位的存储芯片,组成64k ×16位的存储器,需用()扩展,要用()片,要用()根地址线
- 21.设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效）用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：（1 主存地址空间分配：A000H～A7FFH为系统程序区；A800H～AFFFH为用户程序区，画出地址空间分配图。（2 合理选用上述存储芯片，说明各选几片，并写出每片存储芯片的二进制地址范围。（3 详细画出存储芯片的片选逻辑。
- 22.中国大学MOOC: 20. 若某系统有16条地址线，字长为8位，现用 SRAM2114(1K*4)存储芯片组成存储系统，试问采用线选译码时最多可以扩展（ ）片2114存储芯片。
- 23.某机字长16 位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）
