请在 下方输入 要搜索的题目：
推荐参考答案 (
由 搜题小帮手 官方老师解答 )
答案：
以下文字与答案无关
提示：有些试题内容 显示不完整,文字错误 或者 答案显示错误等问题，这是由于我们在扫描录入过程中 机器识别错误导致,人工逐条矫正总有遗漏，所以恳请 广大网友理解。
相关试题
- 1.设有若干片256K×8位的SRAM芯片。回答以下问题:(1)采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片?(2)该存储器需要多少地址线?(3)画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号和控制信号MREQ#和R/W#。
-
2.4.设有利用若干片256K×8位SRAM芯片构成2048K×32位的存储器,问：
(1) 需要多少片RAM芯片？
(2) 该存储器需要多少字节地址位？
(3) 如何构成2048K×32位的存储器？画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 - 3.设有若干片256KX8位的SRAM芯片。回答以下问题:(1)采用字扩展方法构成2048KB的存储器需要多少片SRA M芯片?(2)该存储器需要多少地址线?(3)画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据 信号和控制信号 MREQ播口 R/W#。
- 4.【计算题】设有若干片 256K×8 位的 SRAM 芯片,问: (1) 采用字扩展方法构成 2048KB 的存储器需要多少片 SRAM 芯片? (2) 该存储器需要多少字节地址位?
- 5.某存储器芯片要求容量为8K× 8位, 现只有2K× 4位的SRAM芯片,问:(本题10分) (1) 采用字位同时扩展方法需几片2K× 4位的SRAM芯片?(2) 该存储器需要多少地址位? (3) 画出该存储器的结构图,设有地址信号、数据信号、片选信号CS#和R/W#。
- 6.某系统用64K*8b的SRAM芯片扩展成128K*16b的数据存储器， 假设系统地址线有20根，数据线有16根，CPU引出的信号的控制信号有/WE，/RD。试问： （1） 需多少片64K*8b的SRAM芯片？（2）画出存储器扩展的逻辑图
- 7.设有32片256K×1位的SRAM芯片。问： 如果采用32位的字编址方式，该存储器需要多少地址线？（只填数字）
- 8.某机字长16 位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）
- 9.设CPU有16根地址线，8根数据线，并用MREQ#作访存控制信号（低电平有效），用R/W#作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位SRAM；4K × 8位SRAM；8K × 8位SRAM；2K × 8位ROM；4K × 8位ROM；8K × 8位ROM；及3：8译码器和各种门电路。 要求：主存的地址空间满足下述条件：最小8K地址为系统程序区（ROM区），与其相邻的16K地址为用户程序区（RAM区），最大4K地址空间为系统程序区（ROM区）。 ①请画出存储芯片的片选逻辑，存储芯片的种类、片数 ②画出CPU与存储器的连接图。
- 10.(本题共16分)某机字长8位,CPU地址总线16位,数据总线8位,存储器按字节编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:(1)若该机主存采用16K×1位的DRAM芯片(内部为128×128阵列)构成最大主存空间,则共需多少个芯片?若采用异步刷新方式,单元刷新周期为2ms,则刷新信号的周期为多少时间?刷新用的行地址为几位?(6分)(2)若为该机配备2K×8位的Cache,每块8字节,采用2路组相联映像,试写出对主存地址各个字段的划分(标出各个字段的位数);若主存地址为3280H,则该地址可映像到Cache的哪一组?(4分)(3)若用4个8K×4位的SRAM芯片和2个4K×8位的SRAM芯片形成24K×8位的连续RAM存储区域,起始地址为0000H,假设SRAM芯片有CS#(片选,低电平有效)和WE#(写使能,低电平有效)信号控制端。试画出SRAM与CPU的连接图,在图上标清楚地址译码连接,数据线、地址线、控制线连接。(6分)
- 11.在用8K×4位的SRAM芯片组成64K×8位的SRAM存储器系统时，最少需要 条地址线产生各块芯片的片选信号。选项： A:1; B:2; C:3; D:4
- 12.设有32片256K×1位的SRAM芯片。问：采用位扩展方法可构成多大容量的存储器？（按256K×1位这样的格式回答）
- 13.3 某机字长16 位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：（1）该机可以配备的最大主存容量为 。（2）该机主存采用64K×1bit的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需 个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为 。（3）若为该机配备2K×16位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为462EH，则该地址可映象到Cache的哪一组？（4）已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。
- 14.设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有8片8K×8位的RAM芯片与CPU相连，试回答： （1）用74138译码器画出CPU与存储芯片的连接图； （2）写出每片RAM的地址范围。
- 15.绘图题（10分）采用8K*1位的SRAM芯片构成16K*8位的存储器，试画出该存储器逻辑结构与CPU的连线图。
- 16.补充设计题：试用256KB的SRAM存储器芯片，扩展成512K x 16的存储器，并定位于32位地址空间的0x2E000000起始地址处，请画出原理框图，并标明主要地址、数据、控制信号。存储器按字节编址。
- 17.设CPU共有16根地址线，8根数据线，并用IO/ M作访存控制信号，用R/W作读写命令信号，现有下列存储芯片及138译码器和各种门电路（自定）。RAM 2K×8位， 4K×4位， 8K×8位ROM 2K×8位， 4K×8位， 4K×16位画出CPU与存储器的连接图，要求最小8K地址空间为系统程序区，最大的4K地址空间为用户程序区；合理选用上述存储芯片，并写出每片存储芯片的地址范围；详细画出存储芯片的片选逻辑。
- 18.设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读写命令信号（高电平为读，低电评为写）。现有8片8KX8位的RAM芯片与CPU相连，试回答： （1）用74138译码器画出CPU与存储芯片的连接图。
- 19.设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该主机存储器，则该主机最多需要（ ）片这样的存储芯片? 64128256512
- 20.设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该主机存储器，则该主机最多需要（ ）片这样的存储芯片? 51212825664
