请在 下方输入 要搜索的题目：
推荐参考答案 (
由 搜题小帮手 官方老师解答 )
答案：
以下文字与答案无关
提示：有些试题内容 显示不完整,文字错误 或者 答案显示错误等问题，这是由于我们在扫描录入过程中 机器识别错误导致,人工逐条矫正总有遗漏，所以恳请 广大网友理解。
相关试题
- 1.设有若干片256K×8位的SRAM芯片。回答以下问题:(1)采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片?(2)该存储器需要多少地址线?(3)画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号和控制信号MREQ#和R/W#。
- 2.设有若干片256KX8位的SRAM芯片。回答以下问题:(1)采用字扩展方法构成2048KB的存储器需要多少片SRA M芯片?(2)该存储器需要多少地址线?(3)画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据 信号和控制信号 MREQ播口 R/W#。
- 3.设有32片256 K x 1位的SRAM芯片。回答以下问题: 1) 采用位扩展方法可以构成多大容量的存储器? 2) 如果采用32位的字编址方式,该存储器需要多少地址线? 3) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号和控制信号MREQ、WE。
- 4.五、设计题(15分)设有若干片256K×8位的SRAM芯片,问:(1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片?(2) 该存储器需要多少字节地址位? (3) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。(4) 写出译码器逻辑表达式。
- 5.某存储器芯片要求容量为8K× 8位, 现只有2K× 4位的SRAM芯片,问:(本题10分) (1) 采用字位同时扩展方法需几片2K× 4位的SRAM芯片?(2) 该存储器需要多少地址位? (3) 画出该存储器的结构图,设有地址信号、数据信号、片选信号CS#和R/W#。
- 6.某机字长16 位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。 已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接
- 7.用4k×4的存储器芯片扩展为8k×16的存储器系统：（） 选项： A、扩展的存储器系统数据线有16条 B、扩展的存储器系统地址码有13位 C、需要8片 D、所用的存储器芯片地址码有12位
- 8.设有若干片256KX8位的SRAM芯片,问:(1) 如何构成2048KX32位的存储器?(2分)(2) 需要多少片RAM芯片?(2分)(3) 该存储器需要多少字节地址位?(2分)(4) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控 制信号MREQ#和R/W#。(4分)
- 9.【计算题】设有若干片 256K×8 位的 SRAM 芯片,问: (1) 采用字扩展方法构成 2048KB 的存储器需要多少片 SRAM 芯片? (2) 该存储器需要多少字节地址位?
- 10.3 某机字长16 位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：（1）该机可以配备的最大主存容量为 。（2）该机主存采用64K×1bit的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需 个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为 。（3）若为该机配备2K×16位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为462EH，则该地址可映象到Cache的哪一组？（4）已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。
- 11.【计算题】某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问: (1)该机可以配备的最大主存容量为__________。 (2)该机主存采用64K×1位的DRAM芯片(内部为4个128×128阵列)构成最大主存空间___________,则共需____________个芯片;若采用异步刷新方式,单元刷新间隔为2ms,则刷新信号的周期为______________。 (3)若为该机配备2K×16位的Cache,每块8B,采用2路组相联映射方式,试写出对主存地址各个字段的划分(标出各个字段的位数);若主存地址为462EH,则该地址可映射到Cache的哪一组? (4)若该机已有8K×16位的ROM存储器,地址处于主存的最高端,现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域,起始地址为00000H,假设SRAM芯片有CS#(片选,低电平有效)和WE#(写使能,低电平有效)信号控制端;试写出RAM,ROM的地址范围,并画出SRAM,ROM
- 12.中国大学MOOC: 20. 若某系统有16条地址线，字长为8位，现用 SRAM2114(1K*4)存储芯片组成存储系统，试问采用线选译码时最多可以扩展（ ）片2114存储芯片。
- 13.设有4K×4位SRAM芯片，欲与8088 CPU组成16K×8位的存储空间，请问需用此SRAM芯片多少片？片内地址线及片选地址线分别需要几根？假设该16K×8位存储空间连续，且末地址为FFFFFH，请画出SRAM芯片与8088 CPU的连线（只要求画出一组），并写出各芯片组的地址域。
- 14.在单片机应用系统中同时扩展数据存储器和程序存储器芯片时，读数据存储器控制信号为RD,程序存储器的读控制信号PSEN。（）选项： A:对 B:错
- 15.若某微处理器系统有16条地址线，字长为8位，现用 SRAM2114(1K*4)存储芯片搭建存储子系统，试问采用线选译码时最多可以扩展（ ）片2114存储芯片。 选项： A:32 B:20 C:24 D:12
- 16.若某微处理器系统有16条地址线，字长为8位，现用 SRAM2114(1K*4)存储芯片搭建存储子系统，试问采用线选译码时最多可以扩展（ ）片2114存储芯片。 选项： A:12; B:20; C:24; D:32
- 17.若某微处理器系统有16条地址线，字长为8位，现用SRAM2114(1K*4)存储芯片搭建存储子系统，试问采用线选译码时最多可以扩展（）片2114存储芯片。 选项： A、12 B、20 C、24 D、32
