请在 下方输入 要搜索的题目：
推荐参考答案 (
由 搜题小帮手 官方老师解答 )
答案：
以下文字与答案无关
提示：有些试题内容 显示不完整,文字错误 或者 答案显示错误等问题，这是由于我们在扫描录入过程中 机器识别错误导致,人工逐条矫正总有遗漏，所以恳请 广大网友理解。
相关试题
- 1.【简答题】5.3 某机字长 16 位,CPU 地址总线 18 位,数据总线 16 位,存储器按字编址,CPU 的控制信号线: MREQ# (存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问: (4)已知该机已有 8K×16 位的 ROM 存储器,地址处于主存的最高端;现在再用若干个 16K×8 位SRAM 芯片形成 128K×16 位的 RAM 存储区域,起始地址为00000H,假设 SRAM 芯片有 CS#(片选,低电平有效)和 WE#(写使能,低电平有效)信号控制端;试写出 RAM、ROM 的地址范围,并画出SRAM、ROM 与CPU 的连接图,请标明SRAM 芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接
- 2.【计算题】某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问: (1)该机可以配备的最大主存容量为__________。 (2)该机主存采用64K×1位的DRAM芯片(内部为4个128×128阵列)构成最大主存空间___________,则共需____________个芯片;若采用异步刷新方式,单元刷新间隔为2ms,则刷新信号的周期为______________。 (3)若为该机配备2K×16位的Cache,每块8B,采用2路组相联映射方式,试写出对主存地址各个字段的划分(标出各个字段的位数);若主存地址为462EH,则该地址可映射到Cache的哪一组? (4)若该机已有8K×16位的ROM存储器,地址处于主存的最高端,现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域,起始地址为00000H,假设SRAM芯片有CS#(片选,低电平有效)和WE#(写使能,低电平有效)信号控制端;试写出RAM,ROM的地址范围,并画出SRAM,ROM
- 3.3 某机字长16 位，CPU地址总线18位，数据总线16位，存储器按字编址，CPU 的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：（1）该机可以配备的最大主存容量为 。（2）该机主存采用64K×1bit的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需 个芯片；若采用异步刷新方式，单元刷新间隔为2ms，则刷新信号的周期为 。（3）若为该机配备2K×16位的Cache，每块8字节，采用2路组相联映象，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为462EH，则该地址可映象到Cache的哪一组？（4）已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。
- 4.(本题共16分)某机字长8位,CPU地址总线16位,数据总线8位,存储器按字节编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:(1)若该机主存采用16K×1位的DRAM芯片(内部为128×128阵列)构成最大主存空间,则共需多少个芯片?若采用异步刷新方式,单元刷新周期为2ms,则刷新信号的周期为多少时间?刷新用的行地址为几位?(6分)(2)若为该机配备2K×8位的Cache,每块8字节,采用2路组相联映像,试写出对主存地址各个字段的划分(标出各个字段的位数);若主存地址为3280H,则该地址可映像到Cache的哪一组?(4分)(3)若用4个8K×4位的SRAM芯片和2个4K×8位的SRAM芯片形成24K×8位的连续RAM存储区域,起始地址为0000H,假设SRAM芯片有CS#(片选,低电平有效)和WE#(写使能,低电平有效)信号控制端。试画出SRAM与CPU的连接图,在图上标清楚地址译码连接,数据线、地址线、控制线连接。(6分)
-
5.某机器中,已知配有一个地址空间为0000H~1FFFH(16进制)字长16位的ROM区域。 现在再用RAM芯片(8K×8位)形成16K×16位的RAM区域,起始地址为2000H。 假设RAM芯片有CS和WE信号控制端。CPU地址总线为A15~A0,数据总 线为D13~D,控制信号为R/W(读/写),MREQ(当存储器进行读或写操作时,该信号指 示地址总线上的地址是有效的)。要求: (1)画出地址译码方案。 (2)将ROM和RAM同CPU连接。 选项： A:
32
- 6.设有若干片256K×8位的SRAM芯片,问: (1) 如何构成2048K×32位的存储器(2分) (2) 需要多少片RAM芯片(2分) (3) 该存储器需要多少字节地址位(2分) (4) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。(4分)
- 7.设CPU有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LS138译码器和各种门电路，如图所示。画出CPU与存储器的连接图，要求：（1 主存地址空间分配：6000H～67FFH为系统程序区；6800H～6BFFH为用户程序区。写出地址空间分配表。（2 合理选用上述存储芯片，说明各选几片？（3 详细画出存储芯片的片选逻辑图。
- 8.设CPU地址总线有24根,数据总线有32根,用512K×8位的RAM芯片构成该机的主存储器,则该机主存最多需要____片这样的存储芯片
- 9.设CPU地址总线有24根,数据总线有32根,用512K *8位的RAM芯片构成该机的主存储器,则该机主存最多需要( )片这样的存储芯片.
- 10.设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要( )片这样的存储芯片。
- 11.设CPU共有16根地址线，8根数据线，并用MREQ(低电平有效)作访存控制信号，R/-W作读写命令信号（高电平为读，低电平为写），及74138译码器和其他门电路（门电路自定）。现有8片8K*8位芯片与CPU相连，试回答：（1） 用74138译码器画出CPU与存储芯片的连接图（2） 写出每片RAM的地址范围
- 12.设CPU有l6根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读／写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM， 4K×8位RAM，8Kx8位RAM．2K×8位ROM，4K×8位ROM，8K×8位ROM及74LS138译码器和各种门电路。画出CPU与存储器的连接图，要求： 1)主存地址空间分配：6000H—67FFH为系统程序区；6800H～6BFFH为用户程序区。 2)合理选用上述存储芯片，说明各选几片？ 3)详细画出存储芯片的片选逻辑图
- 13.某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量为______ 片。
- 14.设有若干片256KX8位的SRAM芯片,问:(1) 如何构成2048KX32位的存储器?(2分)(2) 需要多少片RAM芯片?(2分)(3) 该存储器需要多少字节地址位?(2分)(4) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控 制信号MREQ#和R/W#。(4分)
- 15.【简答题】设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM，4K×8位RAM， 2K×8位ROM，4K×8位ROM。要求：（1）主存地址空间分配：A000H～A7FFH为系统程序区；A800H～ABFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？
- 16.设CPU地址总线有24根，数据总线有32根，用512K x 8位的RAM芯片构成该机的主存储器，则该机主存最多需要 （） 片这样的存储芯片。选项： A:16; B:32; C:64; D:128
- 17.设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要（）片这样的存储芯片? 64|128|512|256
- 18.某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是
