阅读下列代码，回答问题：module shift_example (din,clk,load,rst,dout);input clk,rst,load;input [3:0] din;output dout;reg [3:0] tmp_reg;always@(posedge clk or negedge rst)begin if(rst==1'b0) tmp_reg<=4'b0000; else if(load==1'b1) tmp_reg<=din; else begin tmp_reg<=tmp_reg<<1; endend endmodule下列关于这个移位寄存器的说法正确的是（ ）。
选项：

A:异步复位，低电平有效；同步置数，高电平有效;
B:异步复位，低电平有效；异步置数，高电平有效;
C:同步复位，低电平有效；异步置数，高电平有效;
D:同步复位，低电平有效；同步置数，高电平有效