中国大学MOO
C: module CNT4(CLK,Q); output [3:0] Q; input CLK;reg ____ Q1 ; always @(posedge CLK)Q1 = Q1 1 ;assign Q = Q1; endmodule空格处应该填入:
发布时间:2024-05-17 01:23:31