根据下图所示的4位并行移位寄存器的IO引脚,关于该模块的定义代码( )是正确的。
选项:
A:module shifit_reg4;input reg_in,clock;output reg_out;... ...endmodule
B:module shifit_reg4;input [3:0] reg_in,clock;output[3:0] reg_out;... ...endmodule
C:module shifit_reg4(reg_in,clock,reg_out)input [3:0] reg_in;input clock;output[3:0] reg_out;... ...endmodule
D:module shifit_reg4(reg_in,clock,reg_out);input [3:0] reg_in;input clock;output[3:0] reg_out;... ...endmodule
发布时间:2024-06-22 23:39:38