加减运算电路参考设计中，ADDER模块将操作数A，B，C０的值相加，在提供的参考代码里可以看到： assign {carry,F[3:0]}=A+B+C0; A，理解通过增加门电路逻辑使得加法器实现补码加减运算的原理。
选项：

A:使运算电路的输出F=dst + src，要使M＝０;
B:使运算电路的输出F=dst + src，要使M＝１;
C:使运算电路的输出F=dst － src，要使M＝０;
D:使运算电路的输出F=dst － src，要使M＝１