验证加减运算电路参考设计,令运算电路做做加法运算 F=dst+src ,将运算数和运算结果视为无符号数,分析运算数和运算结果的真值｡
选项：

A:运算操作数:1000 + 0001，对应的运算数和结果真值:8+1=9;
B:运算操作数:1101 + 1100，对应的运算数和结果真值:13 + 12 = 9 ,进位标志为1;
C:运算操作数:0100 + 0010,对应的运算数和结果真值:4+2=6;
D:运算操作数:0000 + 0000,对应的运算数和结果真值:0+0=0,零标志为1;
E:运算操作数:1111 + 0001,对应的运算数和结果真值:15+1=0, 进位标志为1,零标志为1;
F:运算操作数:0011 + 0101,对应的运算数和结果真值:3+5=8; G:运算操作数:1100 + 1011 ,对应的运算数和结果真值: 12+11=7,进位标志为1; H:运算操作数:1100 + 0101 ,对应的运算数和结果真值:12+5=1,进位标志为1; I:运算操作数:0011 + 1011 ,对应的运算数和结果真值:3+11=14; J:运算操作数:1000 + 1000,对应的运算数和结果真值:8+8=0,零标志为1,进位标志为1