下面对CPLD和FPGA的描述中，正确的是（ ）。
选项：

A:CPLD器件内部为SRAM工艺，断电后编程信息立即丢失。;
B:FPGA器件为EEPROM或FLAsH工艺，被编程后断电非易失。;
C:CPLD器件为分段式互连结构，内部延时与器件结构和逻辑连接等有关，因此传输时延不可预测;
D:CPLD器件为连续式互连结构，内部各模块之间具有固定时延的快速互连通道，可预测延时