VHDL语言是一种结构化设计语言,一个设计实体(电路模块)包括实体与结构体两个部分,结构体描述器件的内部功能。选项: A:错 B:对 描述 语言 结构化 发布时间:2024-06-08 11:26:23