请在 下方输入 要搜索的题目：
推荐参考答案 (
由 搜题小帮手 官方老师解答 )
答案：
以下文字与答案无关
提示：有些试题内容 显示不完整,文字错误 或者 答案显示错误等问题，这是由于我们在扫描录入过程中 机器识别错误导致,人工逐条矫正总有遗漏，所以恳请 广大网友理解。
相关试题
- 1.在Verilog语言中关于initial语句不正确的是？选项： A: 常用于仿真模块中对激励向量的描述 ; B: 总是循环重复执行 ; C: 用于给寄存器赋初值 ; D:不能被逻辑综合工具支持
- 2.在Verilog语言中关于initial语句不正确的是？ 选项：A、 常用于仿真模块中对激励向量的描述 B、 用于给寄存器赋初值 C、不能被逻辑综合工具支持 D、 总是循环重复执行
- 3.在Verilog语言中关于initial语句不正确的是（)。 选项：A．用于给寄存器赋初值B．总是循环重复执行C．常用于仿真模块中对激励向量的描述D．不能被逻辑综合工具支持
- 4.在Verilog语言中关于initial语句不正确的是？A.常用于仿真模块中对激励向量的描述B.总是循环重复执行C.用于给寄存器赋初值D.不能被逻辑综合工具支持
- 5.在Verilog语言中关于initial语句不正确的是？A．用于给寄存器赋初值B．总是循环重复执行C．不能被逻辑综合工具支持D．常用于仿真模块中对激励向量的描述
- 6.下面关于initial语句描述，正确的说法是（）。 选项： A、initial语句只能用于仿真模块对激励向量的描述。 B、initial语句可用于对网络和变量类型进行初始化。 C、initial语句可执行多次。 D、initial语句可用于对寄存器变量分配初值。
- 7.在Verilog语言中关于initial语句不正确的是？ 答案: 总是循环重复执行
- 8.对于 initial 语句，说法错误的是 选项： A: 在仿真过程中只执行一次 B: 这是一种过程结构语句 C: 在模拟的 0 时刻开始 D: 可用于给实际电路赋初值
- 9.Verilog硬件描述语言中，可以循环执行的过程语句是？ 选项： A、always B、initial C、fork-join D、begin-end
- 10.在Verilog语言中对Always语句描述错误的是？ 选项： A、reg类型变量可以在这个语句中被赋值 B、总是循环重复执行 C、 @后敏感信号或表达式发生变化，语句就顺序执行一次 D、wire类型变量可以在这个语句中被赋值
- 11.在Verilog语言中对Always语句描述错误的是？ A: reg类型变量可以在这个语句中被赋值 B: 总是循环重复执行 C: @后敏感信号或表达式发生变化，语句就顺序执行一次 D: wire类型变量可以在这个语句中被赋值
- 12.Verilog 中的 “always” 关键字的作用是什么( ) 选项： A、用于声明变量 B、用于声明模块 C、用于描述时序逻辑 D、用于描述组合逻辑
- 13.关于Verilog语言中的always语句不正确的是？? 只有reg类型数据可以在这个语句中被赋值|@后敏感信号的值发生变化，语句就顺序执行一次|总是循环重复执行|只有wire类型数据可以在这个语句中被赋值
- 14.Verilog硬件描述语言中，顺序执行的语句块是？ A: always语句块 B: begin-end语句块 C: fork-join语句块 D: initial语句块
- 15.在Verilog语言中对Always语句描述错误的是？（) 选项：A．@后敏感信号或表达式发生变化，语句就顺序执行一次B．wire类型变量可以在这个语句中被赋值C．reg类型变量可以在这个语句中被赋值D．总是循环重复执行
- 16.在Verilog语言中对Always语句描述错误的是？A．@后敏感信号或表达式发生变化，语句就顺序执行一次B．reg类型变量可以在这个语句中被赋值C．wire类型变量可以在这个语句中被赋值D．总是循环重复执行
