请在 下方输入 要搜索的题目:

Verilog基本语法中通常表示不确定的逻辑状态和高阻态的符号是
选项:

A:z和x;
B:z和Z;
C:x和X;
D:x和z;
E:x和y;
F:y和Y

发布时间:2024-05-17 11:14:08
推荐参考答案 ( 由 搜题小帮手 官方老师解答 )
联系客服
答案:

以下文字与答案无关

提示:有些试题内容 显示不完整,文字错误 或者 答案显示错误等问题,这是由于我们在扫描录入过程中 机器识别错误导致,人工逐条矫正总有遗漏,所以恳请 广大网友理解。

相关试题
登录 - 搜题小帮手
点我刷新
立即注册
注册 - 搜题小帮手
点我刷新
立即登录