请在 下方输入 要搜索的题目：
推荐参考答案 (
由 搜题小帮手 官方老师解答 )
答案：
以下文字与答案无关
提示：有些试题内容 显示不完整,文字错误 或者 答案显示错误等问题，这是由于我们在扫描录入过程中 机器识别错误导致,人工逐条矫正总有遗漏，所以恳请 广大网友理解。
相关试题
- 1.所设计模块的端口有输入端口和输出端口，那么输出端口的数据类型可以是哪些定义？ A: reg B: wire C: integer D: real
- 2.所设计模块的端口有输入端口和输出端口，那么输出端口的数据类型可以是哪些定义？选项： A:reg; B:wire; C:integer; D:real
- 3.所设计模块的端口有输入端口和输出端口，那么输出端口的数据类型可以是哪些定义？ 选项： A、reg B、wire C、integer D、real
- 4.所设计模块的端口有输入端口和输出端口，那么输入端口的数据类型是什么选项： A:reg; B:wire; C:integer; D:real
- 5.关于Verilog语言的数据类型的说法正确的是（ ）。A.wire线网型表示硬件电路元件之间的物理连线。B.当没有明确模块的输入、输出变量的数据类型时，默认其为位宽为1位的reg型变量。C.reg型变量表示一个抽象的数据存储单元，只能在initial、always块内部被赋值。D.存储器变量是由reg变量组成的数组。
- 6.Verilog HDL语法中,可以在always语句块中赋值的变量类型是?A.reg型B.wire型
- 7.关于Verilog语言的数据类型的说法正确的是（ ）。选项： A:wire线网型表示硬件电路元件之间的物理连线。; B:当没有明确模块的输入、输出变量的数据类型时，默认其为位宽为1位的reg型变量。; C:reg型变量表示一个抽象的数据存储单元，只能在initial、always块内部被赋值。; D:存储器变量是由reg变量组成的数组。
- 8.在模块中如果没有明确地说明输入、输出端口的数据类型，则其缺省值是位宽为1位的wire型变量。
- 9.关于线网型变量说法正确的是（ ）。 选项： A、wire线网型变量表示硬件电路中元件间实际存在的物理连线。 B、只包括wire型一种。 C、wire型变量输出值随输入值变化，不能暂存。 D、模块没有明确输入、输出变量的数据类型时，默认为是位宽为1的wire型变量。
- 10.关于线网型变量说法正确的是（ ）。选项： A:wire线网型变量表示硬件电路中元件间实际存在的物理连线。; B:只包括wire型一种。; C:wire型变量输出值随输入值变化，不能暂存。; D:模块没有明确输入、输出变量的数据类型时，默认为是位宽为1的wire型变量。
- 11.在模块中如果没有明确地说明输入、输出端口的数据类型，则其缺省值是位宽为1位的wire型变量。选项： A:正确; B:错误
- 12.关于线网型变量说法正确的是（ ）。 选项： A、表示硬件电路中元件间实际存在的物理连线。 B、只包括wire型一种。 C、wire型变量输出值随输入值变化，不能暂存。 D、模块没有明确输入、输出变量的数据类型时，默认为是位宽为1的wire型变量。
- 13.wire:是最常用的型变量。wire表示直通，即只要输入有变化，输出马上无条件地反映。wire使用在连续赋值语句中,即以assign关键字指定的组合逻辑信号。Verilog程序模块中输入、输出信号类型默认为wire型。wire型的变量综合出来一般是一根导线。
- 14.下列属于线网类型变量的是_____选项： A:wire; B:reg; C:integer; D:real
- 15.在Verilog HDL中，wire是一种线网型变量，reg是一种寄存器型变量。 （ ）选项： A:对 B:错
