以下关于DRAM芯片的叙述中,错误的是( )。选项: A:存储体阵列采用二维地址译码方式; B:行地址和列地址分时复用地址引脚传送; C:每增加一个地址引脚,芯片容量提高到原来的2倍; D:用作主存的内存条通常由DRAM芯片级联而成 存储 译码 内存条 发布时间:2024-06-13 16:56:47