以下代码用于产生固定数目为clk_cnt的时钟信号。parameter clk_cnt = 5, clk_period = 2;reg clk;initial begin clk = 0; repeat(clk_cnt) #(clk_period/2) clk = ~clk;End选项: A:正确; B:错误 信号 固定 发布时间:2024-05-17 11:41:27