请在 下方输入 要搜索的题目：
推荐参考答案 (
由 搜题小帮手 官方老师解答 )
答案：
以下文字与答案无关
提示：有些试题内容 显示不完整,文字错误 或者 答案显示错误等问题，这是由于我们在扫描录入过程中 机器识别错误导致,人工逐条矫正总有遗漏，所以恳请 广大网友理解。
相关试题
- 1.一个4体低位交叉的存储器，假设存储周期为T，CPU每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？
- 2.一个4体低位交叉的存储器，假设存取周期为T，CPU每间隔1/4存取周期启动一个存储体，则依次访问64个存储单元需要______个存储周期
-
3.一个8体低位交叉的存储器，假设存取周期为T，CPU每隔
- 4.一个8体低位交叉的存储器，假设存取周期为T，CPU每隔（T = 8?）时间启动一个存储体，则依次从存储器中取出16个字共需________存取周期。
- 5.一个8体低位交叉的存储器，假设存取周期为T，CPU每隔 T = 8]时间启动一个存储体，则依次从存储器中取出16个字共需( )存取周期。
- 6.一个8体低位交叉的存储器，假设存取周期为 T，CPU 每隔 t（T = 8t）时间启动一个存储体，则依次从存储器中取出16个字共需 ______存取周期。
- 7.•—个8体低位交叉的存储器，假设存取周期为T，CPUS隔'）时间启动一个存储体，则依次从存储器中取出16个字共需________存取周期。
- 8.中国大学MOOC: 已知单个存储器的存取周期为100ns，总线传输周期为20ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ ）
- 9.已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时，存储体数应什么
- 10.已知单个存储器的存取周期为100ns，总线传输周期为20ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ ）? 小于5|小于等于5|大于等于5|大于5
- 11.已知单个存储器的存取周期为100ns，总线传输周期为20ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ ）? 大于5大于等于5小于等于5小于5
- 12.已知单个存储器的存取周期为100ns，总线传输周期为20ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ ）选项： A:小于等于5; B:大于等于5; C:大于5; D:小于5
- 13.已知单个存储器的存取周期为100ns，总线传输周期为20ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ ） 选项： A、小于等于5 B、大于等于5 C、大于5 D、小于5
- 14.已知单个存储器的存取周期为100ns，总线传输周期为20ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ ）? 小于等于5小于5大于等于5大于5
- 15.已知单个存储器的存取周期为100ns，总线传输周期为20ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ ）? 小于5小于等于5大于等于5大于5
- 16.一个四体并行低位交叉存储器，每个模块的容量是64K×64位，存取周期为100ns，下列说法正确的是（ ）? 在100ns内，存储器能向CPU提供64位二进制信息在100ns内，存储器能向CPU提供128位二进制信息在100ns内，存储器能向CPU提供256位二进制信息在100ns内，存储器能向CPU提供32位二进制信息
- 17.一个四体并行低位交叉存储器，每个模块的容量是64K×64位，存取周期为100ns，下列说法正确的是（ ）? 在100ns内，存储器能向CPU提供32位二进制信息在100ns内，存储器能向CPU提供64位二进制信息在100ns内，存储器能向CPU提供256位二进制信息在100ns内，存储器能向CPU提供128位二进制信息
- 18.一个四体并行低位交叉存储器，每个模块的容量是64K×64位，存取周期为100ns，下列说法正确的是（ ）? 在100ns内，存储器能向CPU提供32位二进制信息在100ns内，存储器能向CPU提供64位二进制信息在100ns内，存储器能向CPU提供256位二进制信息在100ns内，存储器能向CPU提供128位二进制信息
- 19.一个四体并行低位交叉存储器，每个模块的容量是64K×64位，存取周期为100ns，下列说法正确的是（ ）? 在100ns内，存储器能向CPU提供64位二进制信息在100ns内，存储器能向CPU提供256位二进制信息在100ns内，存储器能向CPU提供128位二进制信息在100ns内，存储器能向CPU提供32位二进制信息
- 20.一个四体并行低位交叉存储器，每个模块的容量是64K×64位，存取周期为100ns，下列说法正确的是（ ）? 在100ns内，存储器能向CPU提供64位二进制信息在100ns内，存储器能向CPU提供128位二进制信息在100ns内，存储器能向CPU提供256位二进制信息在100ns内，存储器能向CPU提供32位二进制信息
- 21.已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多体存储器时，存储体数应( )。选项： A:小于11 ; B:等于11; C:大于11 ; D:大于等于11
