一个64MB的四体交叉存储器，其每个存储模块的地址引脚（块内寻址）和选择每个模块的译码器的地址输入信号应分别连接到CPU地址总线的（ ）。
选项：

A:A23—A0, A25 A24
B:A24—A0, A26 A25
C:A25—A2, A1 A0
D:A26—A2, A1 A0